PAT-NO:

JP404246921A

**DOCUMENT-IDENTIFIER:** JP 04246921 A

TITLE:

PATTERN TESTING SYSTEM

**PUBN-DATE:** 

September 2, 1992

#### **INVENTOR-INFORMATION:**

NAME

**COUNTRY** 

NISHI, KIYOTAKA

## **ASSIGNEE-INFORMATION:**

**NAME COUNTRY** 

NEC CORP N/A

APPL-NO:

JP03060856

APPL-DATE: January 31, 1991

INT-CL (IPC): H04B003/46, H04L001/20, H04L012/40

US-CL-CURRENT: 370/241, 375/224

### ABSTRACT:

PURPOSE: To enable a usual communication at the time of the test of a communication line.

CONSTITUTION: A pattern preparing circuit 21 prepares a prescribed pattern, and an address designating circuit 22 adds the address of the other transmission to the prescribed pattern, and outputs it as a test pattern 30. A multiplex circuit 40 multiplexes the test pattern 30 as one of communication data 10, and transmits it to a communication line 50. An address comparator 61 compares the address of the other transmission of the test pattern inputted through the communication line 50 with its own address, and a pattern comparator 62 compares the prescribed pattern of the inputted test pattern with the prepared prescribed pattern, based on the result of the coincidence of the address.

COPYRIGHT: (C)1992, JPO& Japio

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-246921

(43)公開日 平成4年(1992)9月2日


(51) Int.Cl. <sup>5</sup>		識別記号	庁内整理番号	FΙ				技術表示箇所
H 0 4 B	3/46	F	7189-5K					
H 0 4 L	1/20		7189-5K					
	12/40		50.11 575					
			7341 – 5K	H04L	11/00		320	
				•	審査請求	未請求	請求項の数	女3(全 4 頁)
(21)出願番号		特顏平3-60856		(71)出願人	000004237			
					日本電気	<b>表大共和</b>	Ħ	
(22)出顧日		平成3年(1991)1	月31日		東京都納	<b>甚区芝五</b>	丁目7番1号	}
				(72)発明者	西清縣	奎		
					東京都和	<b>地区芝五</b>	丁目7番1号	日本電気株
					式会社内			
				(74)代理人	弁理士	井出 『	直孝	

## (54) 【発明の名称】 パタン試験方式

# (57)【要約】

【目的】 通信線の試験時に通常の通信ができる。

【構成】 バタン作成回路21は所定バタンを作成し、アドレス指定回路22は所定バタンに送出先のアドレスを付加して試験パタン30として出力する。多重回路40は通信データ10の一つとして試験パタン30を多重して通信線50に送出する。アドレス比較器61は通信線50を介して入力する試験パタンの送出先アドレスと自己のアドレスとを比較し、この一致結果に基づきバタン比較器62はこの入力する試験パタンの所定バタンと上記作成された所定バタンとを比較する。



1

#### 【特許請求の範囲】

【請求項1】 入力する複数のデータを多重して通信デ ータを出力する多重回路と、この出力された通信データ が転送される被試験通信線に所定パタンを出力するパタ ン発生手段とが送信側に配置され、上記被試験通信線に 接続され上記出力された所定パタンと上記被試験通信線 を介して入力する所定パタンとを比較するパタン比較手 段が受信側に配置されたパタン試験方式において、上記 パタン発生手段は、上記出力する所定パタンを作成する パタン作成回路と、この作成された所定パタンに送出先 10 のアドレスを付加し試験パタンとして出力するアドレス 指定回路とを含み、上記多重回路は上記通信データの一 つとして上記出力された試験パタンを多重して上記被試 験通信線に送出する多重回路を備え、上記パタン比較手 段は、上記被試験通信線を介して入力する試験パタンの 送出先のアドレスと自己のアドレスとを比較するアドレ ス比較部と、このアドレス比較部の一致結果に基づきこ の入力された試験パタンの所定パタンと上記作成された 所定パタンとを比較するパタン比較部を含むことを特徴 とするパタン試験方式。

【請求項2】 上記作成された所定パタンはPNパタンである請求項1記載のパタン試験方式。

【請求項3】 上記パタン比較手段は複数個である請求項1記載のパタン試験方式。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、データ通信の通信線のパタン試験方式に利用する。特に、送信側と受信側とで所定パタンを比較照合することにより通信線の正常性をチエックするパタン試験方式に関するものである。

[0002]

【従来の技術】図4は従来例のパタン試験方式のプロック構成図である。従来、パタン試験方式は、図4に示すように通信線50の正常性をチェックするために、スイッチ71、72を切替え、パタン作成回路21で通信線50に所定パタンを送出し、途中でパタン比較器62で入力した所定パタンと送出した所定パタンとの比較照合を行っていた。

[0003]

【発明が解決しようとする課題】しかし、このような従 40 来例のパタン試験方式では、パタン作成回路とパタン比較器とが一対になって通信線を確保するために、通信線を一時的に試験用に使い、通常の通信ができない問題点があった。

【0004】本発明は上記の問題点を解決するもので、 通信線の試験時でも通常の通信ができるパタン試験方式 を提供することを目的とする。

[0005]

【課題を解決するための手段】本発明は、入力する複数 のデータを多重して通信データを出力する多重回路と、

この出力された通信データが転送される被試験通信線に 所定パタンを出力するパタン発生手段とが送信側に配置 され、上記被試験通信線に接続され上記出力された所定 パタンと上記被試験通信線を介して入力する所定パタン とを比較するパタン比較手段が受信側に配置されたパタ ン試験方式において、上記パタン発生手段は、上記出力 する所定パタンを作成するパタン作成回路と、この作成 された所定パタンに送出先のアドレスを付加し試験パタ ンとして出力するアドレス指定回路とを含み、上記多重 回路は上記通信データの一つとして上記出力された試験 パタンを多重して上記被試験通信線に送出する多重回路 を備え、上記パタン比較手段は、上記被試験通信線を介 して入力する試験パタンの送出先のアドレスと自己のア ドレスとを比較するアドレス比較部と、このアドレス比 較部の一致結果に基づきこの入力された試験パタンの所 定パタンと上配作成された所定パタンとを比較するパタ ン比較部を含むことを特徴とする。

【0006】また、本発明は、上記作成された所定パタンはPNパタンであることができる。

20 【0007】さらに、本発明は、上記パタン比較手段は 複数個であることができる。

[8000]

【作用】パタン発生手段は、パタン作成回路で所定パタンを作成し、アドレス指定回路でこの作成された所定パタンに送出先のアドレスを付加し試験パタンとして出力する。多重回路は通信データの一つとして試験パタンを多重して被試験通信線に送出する。パタン比較手段は、アドレス比較部で通信線を介して入力する試験パタンの送出先のアドレスと自己のアドレスとを比較し、パタン比較部でアドレス比較部の一致結果に基づきこの入力された試験パタンの所定パタンと上記作成された所定パタンとを比較する。

【0009】以上により通信線の試験時でも通常の通信ができる。

[0010]

【実施例】本発明の実施例について図面を参照して説明する。図1は本発明一実施例パタン試験方式のブロック構成図である。図1において、パタン試験方式は、入力する複数のデータを多重して通信データ10を出力する多重回路40と、この出力された通信データ10が転送される被試験通信線として通信線50に所定パタンを出力するパタン発生手段としてパタン発生回路20とが送信側に配置され、通信線50に接続され上記出力された所定パタンと通信線50を介して入力する所定パタンとを比較するパタン比較手段として比較回路60が受信側に配置される。

【0011】ここで本発明の特徴とするところは、パタン発生回路20は、上記出力される所定パタンを作成するパタン作成回路21と、この作成された所定パタンに送出先のアドレスを付加し試験パタン30として出力するアドレス指定回路22とを含み、多重回路40はは通信データ10

3

の一つとして試験パタン30を多重して通信線50に送出する手段を含み、比較回路60は、通信線50を介して入力する試験パタン30の送出先のアドレスと自己のアドレスとを比較するアドレス比較器61と、アドレス比較器61の一致結果に基づきこの入力された試験パタン30の所定パタンと上記作成された所定パタンとを比較するパタン比較器62を含むことにある。

【0012】また、上配作成された所定パタンはPNパタンである。

【0013】さらに、比較回路60は複数個である。

【0014】このような構成の動作について説明する。 図2は本発明のパタン試験方式のアドレス指定ルールを 示す図である。図3は本発明のパタン試験方式の多重回 路の出力信号のフレームフォーマットである。

【0015】図1において、多重回路40は、通常は入力する複数のデータを多重して通信データ10を出力する。試験時には、パタン発生回路20は、パタン作成回路21で試験に使用する所定パタン(たとえば、PNパタン)を作成し、アドレス指定回路22で図2に示すようにこの所定パタンに通信線50の途中に設置された比較回路60。~ 2060。のアドレスを設定し試験パタン30としてを出力する。多重回路40は、図3に示すように通信データ10の一つとして試験パタン30を多重して通信線50に送出する。

【0016】図2に示すように比較回路601にアドレス「01」が設定され、パタン発生回路20が試験パタン30として(「01」+「PNパタン」)を出力した場合に、比較回路601は、アドレス比較器611で通信線50を介して伝送されてきた試験パタン30(「01」+「PNパタン」)のアドレス「01」を検出する。比較回路601のアドレスは「01」であり、試験されているのは30自己であることが判り、「PNパタン」を取込み、パタン比較器622でチェックする。

【0017】この場合に、比較回路602 (603) は、各々自己のアドレスが「01」以外に設定されているために、アドレス比較器612 (613) ではパタン比較器622

(623) に「PNパタン」を与えない。この結果、パタン発生回路20と比較回路60」との間のパタン試験のみが実施される。また、送信側および受信側で図3に示すように試験用のタイムスロットとデータ用のタイムスロットとを区別して割付けることによりデータを妨害することがない。

【0018】上述と同様に本実施例は比較回路60。(60s)に設定してあるアドレスをパタン発生回路20が通信線50に送出した場合には、パタン発生回路20と比較回路60s(60s)との間の試験を行うことができる。

[0019]

【発明の効果】以上説明したように、本発明は、通信線の試験時でも通常の通信ができ、かつ通信線上の任意の 区間で試験を行うことができる優れた効果がある。

【図面の簡単な説明】

【図1】 本発明一実施例パタン試験方式のブロック構成図。

【図2】 本発明のパタン試験方式のアドレス指定ルールを示す図。

20 【図3】 本発明のパタン試験方式の多重回路の出力信号のフレームフォーマット。

【図4】 従来例のバタン試験方式のブロック構成図。 【符号の説明】

10、10A 通信データ

20 パタン発生回路

21 パタン作成回路

22 アドレス指定回路

30 試験パタン

40、40A 多重回路

0 50 通信線


601 ~603 比較同路

61: ~613 アドレス比較器

62、621 ~623 パタン比較器

71、72 スイッチ

[図2]



[図3]

